PATENT ABSTRACTS OF JAPAN

(11) Publication number :

61-029140

(43) Date of publication of application: 10.02.1986

(51) Int. CI.

H01L 21/60 H01L 23/48

(21) Application number : **59-149497**

(71) Applicant : HITACHI LTD

(22) Date of filing:

20. 07. 1984


(72) Inventor: SAITO KAZUO

(54) SEMICONDUCTOR DEVICE

(57)Abstract:

URPOSE: To apply plural times of performance to substrates of approximately the same size by forming the end terminal of an external terminal in a vacant terminal, and forming the chip operating terminal of other external terminal adjacent to other vacant terminal at the opposite side of the end vacant terminal.

CONSTITUTION: A chip select terminal 2b is formed adjacent to other vacant terminal 2c in opposite direction to an end vacant terminal 2a. When a current is flowed to the terminal 2b by controlling a current to the terminals 2b, 2c, only a semiconductor device 1 of lower end can be operated, and when a current is flowed to the vacant terminal 2c of the device 1, a current is flowed to a chip select terminal 3b of the device la of per stage.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

⑲日本国特許庁(JP)

①特許出關公覧

3公開特許公報(A)

昭61-29140

ஞ்பாட்ட்ட். ந 起別記号

厅內亞亞番号

每公開 昭和61年(1986)2月10日

H 01 L 21/60

6732-5F 6732-5F

審査請求 不請求 発明の数 1 (全4百)

◎発明の名称 半導体装置

②特 顧 昭59−149497 ◇出 顧 昭59(1984)7月20日

砂光 明 者 富 巖 一 男 砂出 願 人 株式会社日立製作所

小平市上水本町1450番地 株式会社日立製作所武蔵工場内

東京都千代田区神田陸河台 4 丁目 6 悉助

9代 理 人 弗理士 高橋 朋夫 外1

明 細 を

名男の名称 半草件塩屋

特許請求の範囲

1. パッケージの富爾に実施可能な複数からなる 似1 智様が配列形成され、放生1 電極上方のパッ ケージ上間には、丁度1 ピッケずれて耐紀第1 電 生と問題の第2 電優が影響され、開機性の第1 治 よび第2 電番どうしが電気的に接続されて形成されて なび第2 電番どうしが電気的に接続されて形成されて なが第3 電機子の一束機関子が、搭載されているペレットと では、数件部構子のうち1 または2 以上のそれぞれが のの外部構子のうち1 または2 以上のそれぞれが 和助不構塑業子と反対方向の1 または過極形成されている 2 以上の値の空槽子に調整して形成 れているチップ作動域子である半導体装置。

- 半導体装置がスタティックランダムアクセスメモリであることを特徴とする特許は求の範囲等
 1 項配車の半導体装置。
- 3. テップ作動稿子がチップセレクト端子である ことを特徴とする特許競技の範囲第1項または第

2 現記章の半導作禁堂。

- 4. 半導体装置がティナミックランダムアクセス メモリであることでは昔とさる性がはよの範囲祭 ド機転載の半年体験を
- 5. キップ作動端子がドウソドンスセンクト端子 変化はカラムアドレスセレクト端子であることを 特価とする特計請求の範囲新り決または第4項記 載の事業体験者。

祭明の辞籍な説明

(特集会群)

本発明は電子級器の性能向上に適用して有効な 技術に関するものである。

(作录技術)

電子機器の小型化に伴い、競々の高密度実装に 適した半導体装置が考案されている。その一つに、 いわゆるリードレスチップキャリア製学媒体装置 (以下、してC型半導体装置と記す。)がある。 このしてC型半導体装置はパッケージの外方に延 在された外部端子を備えていないため、2以上の してCC型率導体装置のパッケージを返接して実装 することができるので、電子機器の小型化に有効 なものである。

しかし、前記しこの整単条件装置な平面的実装 方法であるため、パッケージが充より間度を上げ ることは不可能である。したがって、たとえば前 記しらの型中等体整型が型子計算数のメデリーし SI(大概報集権団路)である場合は、終するため には、少なくとも2倍または3倍以上の回権の実 には、少なくとも2倍または3倍以上の回権の実 地域はが必要になり、それだけ独置全体を大型に しなりれば副論等量を選択指に高めた電子計算数 を形成することができないという問題がある。

なお、100世半導体装置については、ださた が昭的59年11月28日晩サイエンスフォーラ 五発行の「超151デバイスパンドブック3 第2 25ペーク以下に説明されている。

(秦蜀の日的)

本会所の目的は、電子機器の小型化に適用して 有端な技術を提供することにある。

末草町の目的は、装置の大きさをほとんと変え

特開唱G1-20140(2)

ることなく、電子計算機の配復容量を容易に選却 係にすることができる技術を提供することにある。

本発明の前記ならびにその他の目的と無視な特徴は、本明相様の記述および条件図面から明らか になるでもろう。

(発明の衝撃)

本職において耐深される発明のうち代数的なものの無要を簡単に説明すれば、次の通りである!

本なわち、パッケージの裏面に複数の実装用電 機が配列形成され、装電機と電気的に熔液されている電話が築パッケージ上面に、丁原裏調に形成 されている前記電板とレビッチずらして形成して なる光部業子を増えてなる中導体整置について、 誘角機能子の末端線子でを搭載されているペレット と電気的に接近されて、2以上のチップ作物補子の まれてれる、1または譲渡形成されている3以上の使物である。1または譲渡形成されている3以上の されてれる、1または譲渡形成されている3以上の他の交換子に前記末確空端子の反対例で提びさ せて形成することにより、1の単準体質ので、 ケージ上面の電機に、他の同一機能を値えた半点

体装置を、そのパッケージ裏面の実装用電機を軽 気的に機械された状態で取り付けて 2 以上の半層 体装置を富含使用する場合であっても、各半導体 特置を独立して作動させることができることによ り、平面内に実装する場合に比べ、ほぼ同一引法 の実施器に複数値の整施を付与することが可能 となるため、前配目的を造成されるものである。 (本集例1)

| 第1回は字発明による異義氏1 でこる半導件項

歯の細胞をその使用線機とともに側面圏で示すも のである。

本意施機の単独体装置1は、スタティックラン デムアグセスメモリ(以下、5円人出と記す。) であり、そのパッケージがセラミックからなる、 いわゆるしじじ翌半等体装置である。

類似半退体整理は、パッケージ裏面に面付実験 可能な延振を有し、パッケージ上面には裏面電極 と同時の配付実験されるる関極が、丁度1 ピッチ 左へずらして形成されており、かつ両域辺の上面 と裏面に影响されている質極どうしを、パッケー シ側面のメクライズで運動的に接続して形成する 外部機子を保えてなるものである。また、両起外 部準子のうち、右側の外部業子は基礎されている ペレット運動的に接続されていない交媾予でして あり、左端の外部業子はテップセレクト(CRIP CE LECT) 結子(以下、CS端子と記す。)とりで、 はCS端子ともの右鎖の外部端では空楽子とって ある。ずなわち、前記CS端子ともは末端空場子 とよと反対方向の他の主義子ととは禁止して形成 されているものである。

・ 古真無錫の半導件整型は、第1回に便切線で示す如く、同一の半導体整面1 ≈をその異面報鑑で 下級半導件整置1の上面電鑑に半用等の持合はを 介して質繁的に導通するように取り付けることに より、半導件装置1 および1 a をそれぞれ独立し、 で作動きせることができるものである。

すなわち、0.8 株子2.5 か上げ空程子2.c への 電流を制御してC.8 株子2.5 の方に電波を模す場合は、下鉄0半導件装置1.0 やき作物させること ができ、株半専体装置1.0 空場子2.c の方に電温 をはす場合は、上陸の本著体整理1 * の0 8 億子 3 b に登録を減すことになるため、上数の半導体 整置のみを作動させることができることになる。

なお、上段の半導体装置)。を作動させる場合の共能性子の1、6の連進は、下級の空能子でする介 して行われる。

以上観明した如く、2 つの空端子 2 a および 2 c を形成することにより、独立して作動が作ることが可能な半導体整備を 2 最に重ねて実験できるものである。

したがって、半年体製書が本実施製1のような 5日人はできる場合は、特徴の大きさをはば難一 のままで記憶容量が2倍の電子計算機を容易に提 供することが可能となる。

(実施研2)

供?回け大型型による実施料?である半層体数 置の最略をその使用整様とともに供益器で示すも のである。

・本実施例を必半導体額置1は、ダイナミックラ セグムアクセクメモリ(以下 DPAMと続す) 初周昭61- 29140(3)

)であり、前記実施制(とは迂間様のしCC取平 選体装置である。

土電無概2の単級体製造においては、2つのデップ作動成子を有し、このでつの総子が協動して 競半導体製置を作動させることができるものである。すなわち、立端の外部総子と(はロカアドレステレク)(2006 sbookss select) 徳子(以下、 R A S 稿子と記す。)であり、成R A S 篠子 2(む台田に競技して空陰子できか形成され、さらに 有方側の外部機子 2(はカラムブドレスセレクト (colons abookss Select) 端子(以下、これらに 子と記す。)であり、様に入る際子でいると 子と記す。)であり、様に入る際子でいると で、本実施例ではおいても、チップ作動に対 って、本実施例ではおいても、チップ作動に対 って、本実施例ではおいても、チップ作動に対 って、本実施例ではおいても、チップ作動に対 って、本実施例ではおいても、チップ作動に対 って、本実施例ではおいても、チップ作動に対 って、本実施例ではおいても、チップ作品のである。 まるまには3世子ではおはないる関係によ とおよびでは特性して形成されている関係にある。

本実施費の半準体装置も、第2回に示すように 2**段車ねして取り付けても、それぞれ**験立して作

動させることができるものである。すなわち、R AS帽子で(およびCAS塊子で)に電機を使す ことにより下降の半退体装置(のみを作動させる ことができ、空環子でもおよびで)に電機を使す ことにより、結果として下降の半退体装置)。の RAS塊子の(およびCAS塊子の)に流流すこと になるため、上段のみを作動させることが可能と なる。その他は実施例)とほぼ同様であり、本実 発明をの場合も記憶容量を容易に借出することが できるものである。

(効果)

の、バッケーツの裏面に複数の実効用電機が配列 形成され、装電機と電気的に接続されている電温 がはパッケージ上面に、重面に形成されている電温 配電機と1度1ピッチずらして形成してなる弁器 実子を構えてなる半導体弦器であって、飲外等等 子の来眺の菓子を搭載されているペレットと電気 的に接続されていない空間子とし、他の外配準子 のうち1または2以上のチンプ作動場子のそれで れた、1または認然形成されている2以上の他の 受端子に開起来線空物子の反対方向で原接をサイ 形成することにより、1の単編体装置のパッケー ジ上田の電池に他の四一線能を最大な半導体装置 を、そのパッケージ裏側の製練に関係的に棒線された状態で取り付けで2以上の半導体装置を取ら 使用する場合であっても、各半導体装置を独立して作動させることができるので、設置寸法をは延 関一のままで容易に複数倍の性能を有する電子機 数を提供することができる。

四、前記(II)と関一の効果により、電子模器の大中な小型化が可能となる。

は、チップ作動館子がチップセレクト強子である 場合、前記のにより、強度の大きさをはとんだ声 えることなくでまたは3倍以上のSRAMを実装 することができまので、電子計算器の配換を呈せ、 体界にでまたは3倍以上にすることが可能である。 は、テップ作動業子がロファドレスセレクト端子 およびカラスアドレスセレクト標子である場合、 可能場と補限に要素の人きさを変えることなく、 でまたは3倍以上のDRAMを備えた電子計算器 を提供することができる。

以上本発明者によってなされた発明を実施例に 益づき具件的に説明したが、主発物は前記書集例 に限定されるものではなく、その要旨を追解しな い範囲で毎年変更可能であることはいうまでもな

たとえば、半導件数量としてはりRAMがあげ DRAMであるメモリーLSIについて説明した が、これに最るものではなく、「または3型上の チップ作動物子を有し、同様の使用が可能である ものであれば如何なるものにも連用できるもので ある。

また、外部選子もパッケージ製品の形成された メタライズからなるものに限るものでなく、 同一 毒能を発揮するものであれば、その形成場所およ び形状等は関わないものである。

きらに、チップセレクト最子の1つ名末準空機 子と反対側の末端に形成したものについて示した が、その位置は関わないものであることはいうま でもない。 ummg1- 29140(4)

なお、前記真論研では2級に重ねて使用するものについて説明したが、これに取らず、チップ作動論子に論論する空場子を2まかは3以上に重ねて使することにより、3数または4歳以上に重ねて使用することも単純にできるものである。

また、下段半級体調整の上面電機に上段の加油電磁を取り付ける方法としては、半円等の接合材。 を用いる例を示したが、これに罹るものでなく接合部材を介して取り付けてもよいことはいうまでもない。

(科用分号)

以上の説明では主として本発明者によってなど れた発明をその背景となった利用分野であるとそう もっクからなるLCC型半導体整置に適用した場合について説明したが、合れい限定されたもので はなく、たとえば、関機の使用が可能である様々 のパッケージからなる半等体装置であって、そう もっク以外の材料からなるものであっても当然に 送用することができる状質である。

関語の簡単な監察

第1回は本質的による実施器1の中部性論理を その使用の解機とともに示す側面図。

第2回は本党明による実施第2の半導件装置を その使用の態権とともに示す側面図である。

: : a · · · · 辛格件短額、3 a · · · 3 c · · · · 未適空備子、2 c · 3 c · · 2 g · 3 a · · 2 j · 3 j · · · · 空端子、2 b · 3 b · · · · テップセレクト幅子、2 f · 3 f · · · · RAS輪子、2 i · 3 i · · · · CAS輪子。

代理人 弁理士 苗 福 · 明 · 夫/夜~

